단 접합 트랜지스터는 BJT와 달리 단 하나의 pn 접합 만있는 3 단자 반도체 장치입니다. 기본적으로 디지털 회로 애플리케이션에 적합한 펄스 신호를 생성하기위한 단일 단계 발진기 회로로 사용되도록 설계되었습니다.
UJT 이완 발진기 회로
단 접합 트랜지스터는 일반적으로 다음 기본 회로와 같이 완화 발진기 형태로 배선 될 수 있습니다.
여기서 RT 및 CT 구성 요소는 타이밍 요소처럼 작동하며 UJT 회로의 주파수 또는 발진 속도를 결정합니다.
진동 주파수를 계산하기 위해 다음 공식을 사용할 수 있습니다. 단 접합 트랜지스터 고유 스탠드 오프 비율 그만큼 진동 펄스를 결정하기위한 RT 및 CT와 함께 매개 변수 중 하나로.
일반적인 UJT 장치의 스탠드 오프 비율 표준 값은 0.4 ~ 0.6입니다. . 따라서 가치를 고려 그만큼 = 0.5이고 위의 방정식에 대입하면 다음과 같은 결과를 얻을 수 있습니다.
전원이 켜지면 저항 RT를 통한 전압이 커패시터 CT를 전원 레벨 VBB쪽으로 충전합니다. 이제 스탠드 오프 전압 Vp는 UJT 스탠드 오프 비율과 함께 B1-B2의 Vp에 의해 결정됩니다. 그만큼 as : Vp = 그만큼 VB1VB2-VD.
오랫동안 커패시터 양단의 전압 VE는 Vp보다 낮게 유지되고 B1, B2 양단의 UJT 단자는 개방 회로를 나타냅니다.
그러나 CT 양단의 전압이 Vp를 넘어가는 순간 유니 접션 트랜지스터가 작동하여 커패시터를 빠르게 방전하고 새로운 사이클을 시작합니다.
UJT를 실행하는 동안 R1의 잠재력은 상승하고 R2의 잠재력은 하락합니다.
UJT의 이미 터를 가로 지르는 결과 파형은 톱니 신호를 생성하는데, 이는 B2에서 양의 전위를 나타내고 UJT의 B1 리드에서 음의 전위를 나타냅니다.
Unijunction Transistor의 응용 분야
다음은 단 접합 트랜지스터가 널리 사용되는 주요 응용 분야입니다.
- 트리거링 회로
- 발진기 회로
- 전압 / 전류 조절 공급.
- 타이머 기반 회로,
- 톱니 생성기,
- 위상 제어 회로
- 쌍 안정 네트워크
주요 특징
쉽게 접근 할 수 있고 저렴함 : 저렴한 가격과 UJT의 손쉬운 가용성과 함께 몇 가지 예외적 인 기능으로 인해 많은 전자 응용 분야에서이 장치가 광범위하게 구현되었습니다.
저전력 소비 : 정상적인 작업 조건에서 저전력 소모 특성으로 인해 합리적으로 효율적인 장치를 개발하기위한 끊임없는 노력의 놀라운 돌파구로 간주됩니다.
매우 안정적인 작동 : 발진기 또는 지연 트리거링 회로로 사용되는 경우 UJT는 극도의 신뢰성과 매우 정확한 출력 응답으로 작동합니다.
Unijunction 트랜지스터 기본 구조
그림 # 1
UJT는 위의 그림과 같이 간단한 구조를 통합 한 3 단자 반도체 장치입니다.
이 구조에서 약하게 도핑 된 n 형 실리콘 재료 블록 (저항 특성이 증가됨)은 한 표면의 두 끝단에 연결된 한 쌍의 기본 접점과 반대쪽 후면에 합금 된 알루미늄 막대를 제공합니다.
장치의 p-n 접합은 알루미늄 막대와 n 형 실리콘 블록의 경계에 생성됩니다.
이렇게 형성된 단일 p-n 접합이 장치 'unijunction'의 이름에 대한 이유입니다. . 이 장치는 처음에는 듀오 (더블)베이스 다이오드 한 쌍의 기본 접점이 발생하기 때문입니다.
위의 그림에서 알루미늄 막대가베이스 1 접점보다베이스 2 접점에 더 가까운 위치에서 실리콘 블록에 융합 / 결합되고베이스 2 터미널도베이스 1 터미널에 대해 양이되었습니다. VBB 볼트로. 이러한 측면이 UJT 작업에 어떤 영향을 미치는지 다음 섹션에서 명확하게 설명합니다.
상징적 표현
단일 접합 트랜지스터의 상징적 표현은 아래 이미지에서 볼 수 있습니다.
그림 # 2
“강압 변압기의 사용 ”
이미 터 단자가 n 형 재료 블록을 나타내는 직선에 대한 각도로 표시되는지 확인합니다. 화살촉은 단일 접합 장치가 순방향 바이어스, 트리거 또는 전도 상태에있는 동안 일반적인 전류 (구멍) 흐름 방향으로 향하는 것을 볼 수 있습니다.
Unijunction 트랜지스터 등가 회로
그림 # 3
위의 이미지에서 동등한 UJT 회로를 확인할 수 있습니다. 두 개의 저항 (하나는 고정, 하나는 조정 가능)과 단일 다이오드를 포함하는이 등가 회로가 얼마나 상대적으로 단순한 지 알 수 있습니다.
저항 RB1은 현재 IE가 변경됨에 따라 값이 변경됨을 고려하여 조정 가능한 저항으로 표시됩니다. 실제로 단일 접합을 나타내는 모든 트랜지스터에서 RB1은 IE가 0에서 50 = μA로 등가 변경 될 때 5kΩ에서 50Ω까지 변동 할 수 있습니다. 인터베이스 저항 RBB는 IE = 0 일 때 단자 B1과 B2 사이의 장치 저항을 나타냅니다. 이에 대한 공식은 다음과 같습니다.
RBB = (RB1 + RB2) | IE = 0
RBB의 범위는 일반적으로 4 ~ 10k입니다. 첫 번째 그림과 같이 알루미늄 막대 배치는 IE = 0 일 때 RB1, RB2의 상대적인 크기를 제공합니다. 아래에 주어진 것처럼 전압 분배기 법칙을 사용하여 VRB1 (IE = 0 일 때)의 값을 추정 할 수 있습니다.
VRB1 = (RB1 x VBB) / (RB1 + RB2) = ηVBB (IE = 0 포함)
그리스 문자 그만큼 (eta)는 단 접합 트랜지스터 소자의 고유 스탠드 오프 비율로 알려져 있으며 다음과 같이 정의됩니다.
η = RB1 / (RB1 + RB2) (IE = 0 포함) = RB1 / RBB
다이오드의 순방향 전압 강하 VD (0.35 → 0.70V)에 의해 VRB1 (= ηVBB)보다 높은 표시된 이미 터 전압 (VE)의 경우 다이오드가 ON으로 트리거됩니다. 이상적으로 우리는 IE가 RB1을 통해 수행을 시작하도록 단락 상태를 가정 할 수 있습니다. 방정식을 통해 이미 터의 트리거링 전압 레벨은 다음과 같이 표현할 수 있습니다.
VP = ηVBB + VD
주요 특성 및 작업
VBB = 10V에 대한 대표적인 단일 접합 트랜지스터의 특성은 아래 그림에 나와 있습니다.
그림 # 4
피크 지점의 왼쪽에 표시된 이미 터 전위의 경우 IE 값이 IEO (마이크로 암페어 단위)를 절대 초과하지 않음을 알 수 있습니다. 전류 IEO는 기존 바이폴라 트랜지스터의 역 누설 전류 ICO를 어느 정도 따릅니다.
이 영역은 그림에 표시된 것처럼 차단 영역이라고합니다.
전도가 VE = VP에서 달성 되 자마자 IE 전위가 증가함에 따라 이미 터 전위 VE가 감소합니다. 이는 앞서 설명한 바와 같이 전류 IE 증가에 대한 저항 RB1 감소에 정확히 일치합니다.
위의 특성은 매우 안정적인 네거티브 저항 영역을 가진 단 접합 트랜지스터를 제공하여 장치가 작동하고 극도의 신뢰성으로 적용될 수 있도록합니다.
위의 과정에서 최종적으로 밸리 포인트에 도달 할 것으로 예상 할 수 있으며이 범위를 초과하는 IE의 증가는 장치가 포화 영역에 들어가게합니다.
그림 # 3은 유사한 특성 접근 방식을 가진 동일한 영역의 다이오드 등가 회로를 보여줍니다.
활성 영역에서 소자의 저항 값의 하락은 소자가 발사되는 즉시 p 형 알루미늄 막대에 의해 n 형 블록에 주입 된 구멍으로 인해 발생합니다. 이로 인해 n 형 섹션의 정공 수가 증가하면 자유 전자 수가 증가하여 소자 전체에 걸쳐 전도도 (G)가 증가하고 저항은 감소합니다 (R ↓ = 1 / G ↑).
중요한 매개 변수
IP, VV 및 IV의 단일 접합 트랜지스터와 관련된 세 가지 추가 중요한 매개 변수를 찾을 수 있습니다. 이들 모두는 그림 # 4에 표시되어 있습니다.
이것들은 실제로 이해하기 아주 쉽습니다. 일반적으로 존재하는 이미 터 특성은 아래 그림 # 5에서 알 수 있습니다.
그림 # 5
여기서 우리는 수평 스케일이 밀리 암페어로 보정되기 때문에 IEO (μA)가 눈에 띄지 않음을 알 수 있습니다. 수직축을 교차하는 각 곡선은 VP의 해당 결과입니다. η 및 VD의 상수 값에 대해 VP 값은 아래 공식과 같이 VBB에 따라 변경됩니다.
Unijunction 트랜지스터 데이터 시트
UJT에 대한 표준 범위의 기술 사양은 아래 그림 5에서 확인할 수 있습니다.
UJT 핀아웃 세부 정보
핀아웃 세부 정보는 위의 데이터 시트에도 포함되어 있습니다. 베이스 터미널은 B1 과 B2 이미 터 핀은 서로 반대편에 위치합니다. IS 이 둘 사이의 중앙에 위치합니다.
또한 더 높은 공급 레벨로 연결되어야하는 기본 핀은 패키지 칼라의 오프 슛 근처에 있습니다.
SCR 트리거에 UJT를 사용하는 방법
상대적으로 널리 사용되는 UJT 애플리케이션 중 하나는 SCR과 같은 전원 장치를 트리거하는 것입니다. 이러한 유형의 트리거링 회로의 기본 구성 요소는 아래 다이어그램 # 6에 설명되어 있습니다.
그림 # 6 : UJT를 사용하여 SCR 트리거
그림 # 7 : SCR과 같은 외부 장치에 대한 트리거링을위한 UJT로드 라인
주요 타이밍 구성 요소는 R1과 C로 구성되며 R2는 출력 트리거링 전압에 대한 풀다운 저항처럼 작동합니다.
R1을 계산하는 방법
저항 R1은 R1에 의해 정의 된 부하 라인이 음의 저항 영역 내에서 장치의 특성을 통해 이동하도록 계산해야합니다. 즉, 피크 포인트의 오른쪽을 향하지만에 표시된대로 밸리 포인트의 왼쪽으로 이동합니다. 그림 # 7.
부하 선이 피크 포인트의 오른쪽을 가로 지르지 않으면 단 접점 장치를 시작할 수 없습니다.
스위치 ON 상태를 보장하는 R1 공식은 IR1 = IP 및 VE = VP 인 피크 포인트를 고려하면 결정될 수 있습니다. IR1 = IP 방정식은이 시점에서 커패시터의 충전 전류가 0이기 때문에 논리적으로 보입니다. 즉,이 특정 지점의 커패시터는 충전을 통해 방전 상태로 전환됩니다.
따라서 위의 조건에 대해 다음과 같이 작성할 수 있습니다.
또는 완전한 SCR을 끄려면 다음을 수행하십시오.
R1> (V-Vv) / Iv
이것은 저항 R1의 선택 범위가 다음과 같이 표현되어야 함을 의미합니다.
(V-Vv) / Iv
R2를 계산하는 방법
저항 R2는 IE ≅ 0 Amp 일 때 R2 양단의 전압 VR2에 의해 SCR이 잘못 트리거되지 않도록하기 위해 충분히 작아야합니다. 이를 위해 VR2는 다음 공식에 따라 계산되어야합니다.
VR2 ≅ R2V / (R2 + RBB) (IE ≅ 0 일 때)
커패시터는 트리거링 펄스 사이의 시간 지연을 제공하고 각 펄스의 길이를 결정합니다.
C를 계산하는 방법
아래 그림을 참조하면 회로에 전원이 공급되는 즉시 VC와 동일한 전압 VE가 시간 상수 τ = R1C를 통해 전압 VV를 향해 커패시터를 충전하기 시작합니다.
그림 8
UJT 네트워크에서 C의 충전 기간을 결정하는 일반적인 방정식은 다음과 같습니다.
vc = Vv + (V-Vv) (1- 이다-티 / R1C)
이전 계산을 통해 우리는 이미 커패시터의 위 충전 기간 동안 R2에 걸친 전압을 알고 있습니다. 이제 vc = vE = Vp 일 때 UJT 장치는 스위치 ON 상태가되어 커패시터가 RB1 및 R2를 통해 시간 상수에 따른 속도로 방전되도록합니다.
τ = (RB1 + R2) C
다음 방정식을 사용하여 방전 시간을 계산할 수 있습니다.
vc = vE
너 ≅ Vpe -티 / (RB1 + R2) C
이 방정식은 RB1로 인해 약간 복잡해졌습니다. RB1은 이미 터 전류가 증가함에 따라 값이 감소하고 R1 및 V와 같은 회로의 다른 측면과 함께 C 전체의 방전 속도에도 영향을 미칩니다.
그럼에도 불구하고 위의 그림 8 (b)에 제공된 등가 회로를 참조하면 일반적으로 R1 및 RB2의 값은 커패시터 C 주변 구성에 대한 Thévenin 네트워크가 R1에 의해 약간 영향을받을 수 있습니다. RB2 저항기. 전압 V가 다소 큰 것처럼 보이지만 아래 축소 된 등가 다이어그램에서 볼 수 있듯이 Thévenin 전압을 지원하는 저항 분배기는 일반적으로 간과되고 제거 될 수 있습니다.
따라서 위의 단순화 된 버전은 VR2가 피크에있을 때 커패시터 C의 방전 단계에 대한 다음 방정식을 얻는 데 도움이됩니다.
VR2 ≅ R2 (Vp-0.7) / R2 + RB1
더 많은 애플리케이션 회로의 경우 이 기사를 참조하십시오
이전 : 미니 트랜시버 회로 다음 : PIR 도난 경보 회로
