MOS 트랜지스터는 대규모 집적 회로 설계에서 가장 기본적인 요소입니다. 이러한 트랜지스터는 일반적으로 PMOS와 NMOS의 두 가지 유형으로 분류됩니다. NMOS와 PMOS 트랜지스터의 조합은 다음과 같이 알려져 있습니다. CMOS 트랜지스터 . 다른 논리 게이트 구현되는 기타 디지털 논리 장치에는 PMOS 논리가 있어야 합니다. 이 기술은 저렴하고 간섭에 대한 저항성이 우수합니다. 이 기사에서는 PMOS 트랜지스터와 같은 MOS 트랜지스터 유형 중 하나에 대해 설명합니다.
PMOS 트랜지스터란?
PMOS 트랜지스터 또는 P-채널 금속 산화물 반도체는 채널 또는 게이트 영역에서 p-형 도펀트를 이용하는 트랜지스터의 일종이다. 이 트랜지스터는 정확히 NMOS 트랜지스터의 반대입니다. 이 트랜지스터에는 세 개의 주요 단자가 있습니다. 트랜지스터의 소스는 p형 기판으로 설계되고 드레인 단자는 n형 기판으로 설계된 소스, 게이트 및 드레인. 이 트랜지스터에서 정공과 같은 전하 캐리어는 전류 전도를 담당합니다. PMOS 트랜지스터 기호는 아래와 같습니다.
PMOS 트랜지스터는 어떻게 작동합니까?
p형 트랜지스터 작동은 n형 트랜지스터와 정반대입니다. 이 트랜지스터는 무시할 수 없는 전압을 얻을 때마다 개방 회로를 형성합니다. 즉, 게이트(G) 단자에서 소스(S)로 전기가 흐르지 않습니다. 유사하게, 이 트랜지스터는 약 0볼트의 전압을 얻을 때 폐회로를 형성하는데, 이는 전류가 게이트(G) 단자에서 드레인(D)으로 흐른다는 것을 의미합니다.
이 거품은 반전 거품이라고도 합니다. 따라서 이 원의 주요 기능은 입력 전압 값을 반전시키는 것입니다. 게이트 단자가 1 전압을 제공하면 이 인버터는 전압을 0으로 변경하고 그에 따라 회로를 작동합니다. 따라서 PMOS 트랜지스터와 NMOS 트랜지스터의 기능은 정반대입니다. 그것들을 단일 MOS 회로로 병합하면 CMOS(complementary metal-oxide semiconductor) 회로가 됩니다.
PMOS 트랜지스터의 단면
PMOS 트랜지스터의 단면은 아래와 같습니다. pMOS 트랜지스터는 게이트에 인접한 두 개의 p형 반도체 영역을 포함하는 n형 본체로 구성됩니다. 이 트랜지스터는 다이어그램에 표시된 것처럼 소스 및 드레인과 같은 두 단자 사이의 전자 흐름을 제어하는 제어 게이트를 가지고 있습니다. pMOS 트랜지스터에서 본체는 +ve 전압으로 유지됩니다. 게이트 단자가 양수이면 소스 및 드레인 단자가 역 바이어스됩니다. 일단 이런 일이 발생하면 전류가 흐르지 않으므로 트랜지스터가 꺼집니다.
게이트 단자의 전압 공급이 낮아지면 양전하 캐리어가 Si-SiO2 인터페이스의 바닥으로 끌어당겨집니다. 전압이 충분히 낮아질 때마다 채널이 반전되고 전류 흐름을 허용하여 소스 단자에서 드레인까지 전도 경로를 생성합니다.
이러한 트랜지스터가 디지털 로직을 처리할 때마다 일반적으로 1과 0(ON 및 OFF)과 같은 두 가지 다른 값이 있습니다. 트랜지스터의 양전압은 VDD로 알려져 있으며 디지털 회로 내의 논리 하이(1) 값을 나타냅니다. VDD 전압 레벨 TTL 로직 일반적으로 약 5V였습니다. 현재 트랜지스터는 일반적으로 1.5V ~ 3.3V 범위이기 때문에 이러한 고전압을 실제로 견딜 수 없습니다. 저전압은 흔히 GND 또는 VSS로 알려져 있습니다. 따라서 VSS는 논리 '0'을 의미하며 역시 0V로 정상적으로 설정됩니다.
PMOS 트랜지스터 회로
PMOS 트랜지스터와 NMOS 트랜지스터를 사용한 NAND 게이트 설계는 아래와 같습니다. 일반적으로 디지털 전자 장치의 NAND 게이트는 NOT-AND 게이트라고도 하는 논리 게이트입니다. 이 게이트의 출력은 두 입력이 하이(1)이고 출력이 AND 게이트에 대한 보수인 경우에만 로우(0)입니다. 두 입력 중 하나라도 LOW(0)이면 높은 출력 결과를 제공합니다.
아래 논리 회로에서 입력 A가 0이고 B가 0이면 pMOS의 A 입력은 '1'을, nMOS의 A 입력은 '0'을 생성합니다. 따라서 이 논리 게이트는 폐쇄 회로로 소스에 연결되고 개방 회로를 통해 GND에서 분리되기 때문에 논리 '1'을 생성합니다.
A가 '0'이고 B'가 '1'이면 pMOS의 A 입력은 '1'을 생성하고 NMOS의 A 입력은 '0'을 생성합니다. 따라서 이 게이트는 폐쇄 회로를 통해 소스에 연결되고 개방 회로를 통해 GND에서 분리되기 때문에 논리적 게이트를 생성합니다. A가 '1'이고 B가 '0'이면 pMOS의 'B' 입력은 높은 출력(1)을 생성하고 NMOS의 'B' 입력은 낮은 출력(0)을 생성합니다. 따라서 이 논리 게이트는 폐쇄 회로를 통해 소스에 연결되고 개방 회로에 의해 GND에서 분리되기 때문에 논리 1을 생성합니다.
A가 '1'이고 B가 '1'이면 pMOS의 A 입력은 0을 생성하고 nMOS의 A 입력은 '1'을 생성합니다. 결과적으로 pMOS & nMOS의 B 입력도 확인해야 합니다. pMOS의 B 입력은 '0'을 생성하고 nMOS의 B 입력은 '1'을 생성합니다. 따라서 이 논리 게이트는 개방 회로에 의해 소스에서 분리되고 폐쇄 회로를 통해 GND에 연결되기 때문에 논리 '0'을 생성합니다.
진리표
위의 논리 회로의 진리표는 다음과 같습니다.
|
ㅏ |
비 |
씨 |
|
0 |
0 | 1 |
|
0 |
1 | 1 |
| 1 | 0 |
1 |
| 1 | 1 |
0 |
PMOS 트랜지스터의 임계 전압은 일반적으로 채널 반전으로 알려진 채널을 생성하는 데 필요한 'Vgs'입니다. PMOS 트랜지스터에서 기판과 소스 단자는 단순히 'Vdd'에 연결됩니다. 게이트 단자의 소스 단자를 기준으로 Vdd에서 채널 반전이 있는 지점까지 전압을 낮추기 시작하면 이 위치에서 높은 전위에 있는 Vgs 및 소스를 분석하면 음수 값을 얻게 됩니다. 따라서 PMOS 트랜지스터는 음의 Vth 값을 갖는다.
PMOS 제조 공정
PMOS 트랜지스터 제조와 관련된 단계는 아래에서 설명합니다.
1 단계:
얇은 실리콘 웨이퍼 층은 단순히 인 물질을 도핑함으로써 N형 물질로 변화된다.
2 단계:
두꺼운 이산화규소(Sio2) 층이 완전한 p형 기판에서 성장합니다.
3단계:
이제 표면은 두꺼운 이산화규소 층 위에 포토레지스트로 코팅됩니다.
4단계:
그 후, 이 층은 트랜지스터 채널과 함께 확산이 일어날 영역을 정의하는 마스크를 통해 UV 광에 간단히 노출됩니다.
5단계:
이 영역은 웨이퍼 표면이 마스크에 의해 정의된 창 내에서 노출되도록 밑에 있는 이산화규소와 함께 서로 에칭됩니다.
6단계:
나머지 포토레지스트는 분리되고 얇은 Sio2 층은 일반적으로 칩의 전체 표면에 걸쳐 0.1마이크로미터 성장합니다. 그 후 폴리실리콘을 그 위에 올려 게이트 구조를 형성한다. 전체 폴리실리콘 층 위에 포토레지스트를 놓고 마스크2를 통해 UV 광선을 노출시킵니다.
7단계:
확산은 웨이퍼를 최대 온도로 가열하고 붕소와 같은 원하는 p형 불순물이 있는 가스를 통과시켜 이루어집니다.
8단계:
1마이크로미터 두께의 이산화규소가 성장하고 그 위에 포토레지스트 물질이 증착됩니다. 게이트, 소스 및 드레인의 원하는 영역에 마스크 3을 사용하여 자외선을 노출시켜 컨택 컷을 만듭니다.
9단계:
이제 금속 또는 알루미늄이 1마이크로미터 두께의 표면 위에 증착됩니다. 다시 포토레지스트 재료가 금속 전체에서 성장하고 필요한 상호 연결 디자인을 형성하기 위해 에칭되는 마스크4를 통해 UV 광을 노출시킵니다. 최종 PMOS 구조는 아래와 같습니다.
PMOS 트랜지스터 특성
PMOS 트랜지스터 I-V 특성은 아래와 같습니다. 이러한 특성은 선형 및 포화 영역과 같은 단자 전압뿐만 아니라 드레인-소스 전류(IDS) 사이의 관계를 얻기 위해 두 영역으로 나뉩니다.
선형 영역에서 IDS는 VDS(드레인-소스 전압)가 증가할 때 선형적으로 증가하는 반면 포화 영역에서는 IDS가 안정적이며 VDS와 독립적입니다. ISD(소스-드레인 전류)와 단자 전압 사이의 주요 관계는 NMOS 트랜지스터의 유사한 절차에 의해 유도됩니다. 이 경우 유일한 변경 사항은 반전 레이어 내에 존재하는 전하 캐리어가 단순히 정공이라는 것입니다. 구멍이 소스에서 드레인으로 이동할 때 전류 흐름도 동일합니다.
따라서 음수 부호는 현재 방정식 내에 나타납니다. 또한 장치의 단자에 적용된 모든 바이어스는 음수입니다. 따라서 PMOS 트랜지스터의 ID – VDS 특성은 아래와 같습니다.
선형 영역에서 PMOS 트랜지스터의 드레인 전류 방정식은 다음과 같습니다.
ID = – mp 콕스
마찬가지로 포화 영역의 PMOS 트랜지스터에 대한 드레인 전류 방정식은 다음과 같습니다.
ID = – mp 콕스(VSG – | V TH |p )^2
여기서 'mp'는 구멍의 이동성이고 '|VTH| p'는 PMOS 트랜지스터의 임계 전압입니다.
위의 방정식에서 음수 부호는 ID( 드레인 전류 )는 드레인(D)에서 소스(S)로 흐르는 반면 구멍은 반대 방향으로 흐릅니다. 정공의 이동도가 전자 이동도에 비해 낮을 때 PMOS 트랜지스터는 저전류 구동 능력이 저하됩니다.
따라서 이것은 PMOS 트랜지스터 또는 p형 mos 트랜지스터(제조, 회로 및 작동)의 개요에 관한 것입니다. PMOS 트랜지스터가 설계되었습니다 p-소스, n-기판 및 드레인이 있습니다. PMOS의 전하 캐리어는 정공입니다. 이 트랜지스터는 게이트 단자에 낮은 전압이 인가되면 전도됩니다. PMOS 기반 장치는 NMOS 장치에 비해 간섭이 적습니다. 이 트랜지스터는 전압 제어 저항, 능동 부하, 전류 미러, 트랜스 임피던스 증폭기로 사용할 수 있으며 스위치 및 전압 증폭기에도 사용할 수 있습니다. NMOS 트랜지스터란 무엇입니까?
