이 기사에서는 펄스 폭 변조 생성 VHDL을 사용하는 FPGA에서 가변 듀티 사이클이있는 신호. PWM에는 고정 주파수와 가변 전압이 있습니다. 이 기사에서는 클럭 신호의 스큐를 줄여 클럭 주파수를 낮추는 Digital Clock Manager에 대해서도 설명합니다. 고정 주파수는 비교기를 사용하여 PWM 신호를 생성하는 입력 데이터를 생성하는 데 사용됩니다. 전자 회사는 표준 및 프로토콜을 사용하여 제품 전용 하드웨어를 설계하므로 최종 사용자가 필요에 따라 하드웨어를 재구성하기가 어렵습니다. 하드웨어에 대한 이러한 요구 사항은 고객이 구성 할 수있는 새로운 세그먼트의 성장으로 이어졌습니다. FPGA라고하는 현장 프로그래밍 가능 집적 회로 .

펄스 폭 변조 (PWM)

펄스 폭 변조는 통신 및 제어 시스템 . 펄스 폭 변조는 제어 시스템에서 다양한 접근 방식을 사용하여 생성 할 수 있습니다. 이 기사에서 PWM은 VHDL (Hardware Description Language)을 사용하여 생성되고 FPGA에서 구현됩니다. FPGA에서 PWM을 구현하면 데이터를 더 빠르게 처리 할 수 있으며 컨트롤러 아키텍처는 공간 또는 속도에 맞게 최적화 할 수 있습니다.

“다양한 재생 가능 에너지 ”

PWM은 제어 된 기간 동안 논리 '0'과 논리 '1'을 제공하는 기술입니다. 부하로 전송되는 전력량을 제어하기 위해 듀티 사이클의 변조를 포함하는 신호 소스입니다. PWM에서는 구형파의 시간이 일정하게 유지되고 신호가 HIGH로 유지되는 시간이 변경됩니다.

PWM은 HIGH 및 LOW의 평균 값이 PWM 입력에 비례하는 방식으로 출력에 펄스를 생성합니다. 신호의 듀티 사이클은 다양 할 수 있습니다. PWM 신호는 듀티 사이클이 변하는 일정한주기의 구형파입니다. 즉, PWM 신호의 주파수는 일정하지만 신호의 시간주기는 높게 유지되고 그림과 같이 변합니다.

PWM 신호

VHDL

VHDL은 다음의 동작을 설명하는 데 사용되는 언어입니다. 디지털 회로 설계 . VHDL은 디지털 회로 시뮬레이션을 위해 산업계와 학계에서 사용됩니다. 그 디자인은 하드웨어에서 구현하기에 적합한 형태로 시뮬레이션되고 번역 될 수 있습니다.

PWM 아키텍처

고속 N 비트 프리 러닝 카운터를 사용하여 PWM을 생성하기위한 입력 데이터를 생성합니다.이 카운터의 출력은 레지스터 출력과 비교되고 비교기를 사용하여 원하는 입력 듀티 사이클을 저장합니다. 비교기 두 값이 모두 같으면 출력이 1로 설정됩니다. 이 비교기 출력은 RS 래치를 설정하는 데 사용됩니다. 카운터의 오버플로 신호는 RS 래치를 재설정하는 데 사용됩니다. 그만큼 RS 래치 출력 원하는 PWM 출력을 제공합니다. 이 오버플로 신호는 레지스터에 새로운 N 비트 듀티 사이클을로드하는데도 사용됩니다. PWM에는 고정 주파수와 가변 전압이 있습니다. 이 전압 값은 0V에서 5V로 변경됩니다.

가변 듀티 사이클이있는 PWM 신호

기본 PWM은 PWM의 출력을 제공하는 신호를 생성하며 두 값을 비교하는 비교기가 필요합니다. 첫 번째 값은 N 비트 카운터에 의해 생성 된 제곱 신호를 나타내고 두 번째 값은 듀티 사이클에 대한 정보를 포함하는 제곱 신호를 나타냅니다. 카운터는 오버플로가있을 때마다 부하 신호를 생성합니다. 로드 신호가 활성화되면 레지스터는 새 듀티 사이클 값을로드합니다. 로드 신호는 래치를 재설정하는데도 사용됩니다. 래치 출력은 PWM 신호입니다. 이것은 듀티 사이클 값의 변화에 따라 달라집니다.

“처음부터 트랜지스터 라디오를 만드는 방법 ”

FPGA 란?

FPGA는 필드 프로그래밍 가능 게이트 어레이입니다. 전자 회로에서 널리 사용되는 장치 유형입니다. FPGA는 반도체 장치 프로그래밍 가능한 논리 블록과 상호 연결 회로를 포함합니다. 제조 후 필요한 기능으로 프로그래밍하거나 다시 프로그래밍 할 수 있습니다.

FPGA

“5볼트 전원 공급 장치 회로도 ”

FPGA의 기초

회로 기판이 제조되고 FPGA를 일부로 포함하는 경우. 이는 제조 공정 중에 프로그래밍되며 나중에 업데이트를 생성하거나 필요한 변경을 수행하기 위해 다시 프로그래밍 할 수 있습니다. FPGA의이 기능은 ASIC에서 독특합니다. ASIC (Application Specific Integrated Circuit)는 특정 설계 작업을 위해 맞춤 제작됩니다. 과거 FPGA는 저속, 복잡성 및 볼륨 설계를 개발하는 데 사용되었지만 오늘날 FPGA는 성능 장벽을 최대 500MHz까지 쉽게 밀어 붙일 것입니다.

마이크로 컨트롤러에서 칩은 고객을 위해 설계되었으며 소프트웨어를 작성하고 마이크로 컨트롤러에로드하기 위해 16 진수 파일로 컴파일해야합니다. 이 소프트웨어는 플래시 메모리에 저장되므로 쉽게 교체 할 수 있습니다. FPGA에는 소프트웨어를 실행할 프로세서가 없으며 우리가 회로를 설계합니다. 우리는 FPGA를 AND 게이트처럼 간단하게 구성하거나 멀티 코어 프로세서처럼 복잡하게 구성 할 수 있습니다. 디자인을 만들기 위해 Verilog와 VHDL의 두 가지 유형 인 HDL (Hardware Description Language)을 작성합니다. 그런 다음 HDL은 FPGA를 구성하기 위해 BITGEN을 사용하여 비트 파일로 합성됩니다. FPGA는 구성을 RAM에 저장합니다. 즉, 전원 연결이 없으면 구성이 손실됩니다. 따라서 전원이 공급 될 때마다 구성해야합니다.

FPGA의 아키텍처

FPGA는 디지털 설계를 구현하기 위해 전기적으로 프로그래밍 할 수있는 조립식 실리콘 칩입니다. SRAM이라고하는 최초의 정적 메모리 기반 FPGA는 구성 비트 스트림을 사용하여 로직 및 상호 연결을 구성하는 데 사용됩니다. 오늘날의 최신 EPGA에는 약 3,30,000 개의 로직 블록과 약 1,100 개의 입력 및 출력이 포함되어 있습니다.